一文了解薄膜沉积工艺

人们生活中最常用的薄膜有两种：保鲜膜和保护膜。要知道，最薄的保鲜膜也有0.01mm厚，而在芯片工程师眼中的薄膜厚度则不会超过保鲜膜的1/10。芯片用薄膜材质从半导体、化合物到金属不等。不过这些厚度在亚微米到纳米级的薄膜，就算有祖传的贴膜手艺恐怕也搞不定。

唯有通过物理方法将薄膜在晶圆表面“喷”上去，或是用化学方法在晶圆表面“长”出来，因此这些工艺被称为沉积（deposition）。沉积工艺的一种是物理气相沉积（PVD），它是通过蒸发或溅射的方法用来为芯片镀上各种金属膜。另一种则是今天要重点介绍的化学气相沉积（CVD）。

一、CVD 基本介绍

早期的CVD绝对是热力十足，其原理与高温氧化和高温扩散类似。CVD是先将硅片放入高温炉管中，再不断通入特定的化学气体，如易燃的硅烷或刺激性氨气。这些气态分子在高温下通过对流及扩散作用与硅片接触并吸附在其表面，产生化学反应生成固态的目标产物，如多晶硅或氮化硅。

虽然每种固态沉积物的生长模式不尽相同，但通常都会先在硅片表面结成一个个晶核，再经岛状生长，最终连成一片成为薄膜。注意，膜层厚度随着沉积时长而增加。CVD是半导体制程中不可或缺的重要工艺，一枚芯片的诞生往往要经历几十到上百次的CVD过程，因为每次沉积出来的薄膜都有着不同的用途。

前面提到的氮化硅，由于材料硬度高，性质也很稳定，既可以用来填充晶圆上的沟槽间隙，又能作为芯片上层的钝化膜，起到防潮防杂质的作用，保护下层精密的器件电路。再比如钨这样的金属沉积，通过填充芯片里面的通孔，用以垂直导通上下金属层。与之相反，有时也会沉积二氧化硅这样的绝缘材料，用来隔离不同的介质层。

二、温度与掺杂

CVD并不是因芯片诞生的技术。在此之前，作为工业界中一种化学镀膜和晶体生长的手段，它被广泛用于光学设备及合成宝石的生产，尤其是用来制造人工钻石。在半导体历史上，最早用高温CVD搞“科技炼丹”的是美国仙童（Fairchild）。这是一家已经“仙逝”的半导体公司，但它曾孕育了半个硅谷，包括英特尔、AMD等大厂均出自于此，真可谓“聚是一团火，散是满天星”。

1967年，正值壮年的仙童用CVD在单晶硅衬底的晶体管上沉积多晶硅薄膜作为栅极。有人可能要问：晶体管栅极是要通电的，为什么放弃金属材料而要选择导电性较差的多晶硅呢？回答这个问题，就不得不提到薄膜沉积的两大关键词——温度与掺杂。

硅的导电性不如金属，但硅的电阻是可以通过掺杂进行调节的。所谓掺杂，就是往纯净的硅里掺入特定杂质，改变半导体的电特性。掺杂的途径有很多，其中一种就是在CVD中额外添加含有硼或磷元素的化学气体，沉积出掺杂版的多晶硅薄膜。这种使用CVD一步到位的掺杂方法，在离子注入工艺被大规模应用之前曾广受欢迎。比如早期的DRAM工艺中，会用p型掺杂的外延层来减少闩锁效应（Latch-up）。等等，什么是外延？这里先暂且不谈！

说回仙童沉积的多晶硅，除了电阻容易调节外，硅的另一个优点是比绝大部分的金属更耐高温。前面提到，早期的CVD都是在常压高温下进行的，因此被称为APCVD（Atmospheric pressure）。由于炉管的温度超过了1000℃，但沉积是需要反复进行的，上次沉积的薄膜下次沉积时可能就融化了，因此高温带来的限制极大，薄膜材料间的熔点需要反复斟酌。

此外，高温下气相成膜的化学反应非常剧烈。尽管沉积速率很快，但也容易导致成膜不均匀、不致密。由于硅片上薄膜生长的质量不一，使得无法均匀覆盖台阶，完全填满孔洞。鉴于此，芯片工程师们开始对1.0版本的CVD做升级：略微下调温度，大幅降低气压，于是2.0版本的LPCVD（Low pressure）出炉了。由于温度和气压的下降，使得成膜效果更加均匀稳定。虽然限制了沉积效率，但在低压下气体更容易扩散至硅片表面，因此化学气体的利用率更高，而且炉管中原本躺平的硅片，现在可以竖起来多枚放置，沉积总产能提高了。

尽管有着诸多改进，但对于绝大部分金属而言，LPCVD的温度还是太高了。比如早期芯片常使用铝作为金属连线，但铝的熔点只有660℃。如果想在连好电路的芯片上再沉积一层氮化硅做钝化膜，那不管是APCVD的1000℃，还是LPCVD的800℃，下面的铝都会受不了，因此CVD又迎来了一次史诗级改进——等离子体增强CVD，简称PECVD（Plasma enhanced）。

在此次升级中，芯片工程师们干脆把干法刻蚀用的射频电源拿了过来，将硅片放置在平行电极之间，激发出等离子体为CVD赋能。过去表面化学反应主要靠热能驱动，现在有了额外的能量加持，成膜速率加快，温度门槛更是大大降低。再想沉积氮化硅，400℃就足够了，也不用再担心芯片金属部分融化。

另外，在PECVD中常常会额外添加氩气，让形成中的薄膜接受等离子体粒子的轰击。换言之，此时化学沉积与物理刻蚀会同步发生，通过调节两者比例，能够沉积出更致密的薄膜，还能够调节膜内应力。说到膜内应力，接下来是本文介绍的另一个重点。要知道，薄膜沉积可不只是给芯片堆料这么简单，它还有一种神奇的魔力，就是能改变材料本身的物理特性。

三、膜应力的妙用

还记得前面提到的外延吗？气相外

延生长是CVD的一个特殊门类，是指通过精确控制沉积过程中的各项参数，让生长出的薄膜晶体取向与衬底材料保持一致。要知道，在微观上由于构成每种材料的原子种类不同，因此排列方式也有差别。
举个例子，单晶硅和锗的原子晶格都是对称的立方体结构，但硅原子之间的抱团要稍微紧凑些。室温下硅的原子间距是5.43?，而锗的间距略大是5.66?。如果要在硅片上外延一层异质的锗膜，那么在两种材料的临界面上，相当于强行把锗原子塞进略小一号的硅晶格中，这种类似被穿了小鞋的锗，就成为了忍受应力折磨的“忍锗”。

如果持续沉积，那么底层的“忍锗”就绷不住了，容易产生位错和缺陷来释放应力。只有随着膜厚的增加才会逐渐变回正常的晶格。反过来，在锗上外延硅也是类似的过程，只是膜内应力的方向相反。因此在做不同材料的异质外延时，原则上要考虑各材料间的晶格大小，尽量降低膜内应力的影响，否则非常容易导致微观上的位错缺陷，宏观上的膜层开裂。

聪明的芯片工程师们很快发现膜内应力是可以被利用的。如果在沉积时控制膜厚，只生长极薄的一层硅，而且这点硅打不过人多势众的锗，那就只好加入晶格，间距始终和锗保持一致。这层保留了额外应力的硅，内部载流子迁移率会大幅提升。

用这种所谓应变硅（strained silicon）去做晶体管的沟道区，可以使得器件的驱动电流更大，开关频率更高，芯片运行速度会更快，功耗更低，这就是应变晶格薄膜-沟道载流子增强大法，江湖人称“膜法”。
晶体管膜法除了硅锗化合物的异质外延，后来还出现了，源漏区硅锗嵌入（embedded SiGe）和氮化硅局部覆膜，原理都是通过对膜内应力的巧思妙用，来增强晶体管材料的电特性。

四、原子层沉积

英特尔和AMD等大厂从90nm制程开始给CMOS器件批量上了膜法加持，后来又搭配沉积高k栅介质材料，有效控制晶体管的漏电流，成功将摩尔定律延续到了45nm。这期间每一代CPU性能的提升，膜法都功不可没。当然芯片尺寸再往下走，漏电流又管不住了，所以必须给CVD与光刻双双升级，学习新的原子层沉积和自对准双重曝光技术（SADP），把晶体管栅极削成鱼鳍状，于是乎FinFET闪亮登场，制程迈入28nm。

实际上，摩尔定律的每一次艰难推进背后都有这样很多曲折的故事。CVD发展到今天也经历了多次更新，先后衍生出如HDPCVD（High density plasma）、MOCVD（Metal organic）等新技术。
刚刚提到的原子层沉积，简称ALD，是一种将CVD的控制水平发展到极致的工艺。每种化学气体以极短的脉冲周期交替通入，使反应气体在一个周期内只来得及沉积一层原子就被惰性气体带走排空。这样原本连续的沉积过程被强制打断，可以极其精确的控制膜层厚度，制造出致密程度与覆盖能力极强的超薄膜，这是生产FinFET或GAA这类立体结构器件的关键，因此在高端芯片的制造中，沉积设备与光刻机、刻蚀机一样重要。

五、薄膜沉积设备厂商

目前薄膜沉积设备市场主要被欧美和日系厂商掌握。其中CVD设备的半壁江山被美国泛林（Lam）与应用材料（AMAT）公司所占有，而最尖端的ALD市场近六成被东京电子（TEL）以及荷兰 AMSI 所瓜分。这里可能会有小伙伴好奇，是荷兰人懒得取名字，怎么做光刻机的叫阿斯麦（ASML），做沉积设备的叫阿斯米（ASMI）？其实这两家原本就是亲父子。1984年，ASMI与飞利浦合资成立了ASML，但因为缺钱，4年后被迫将其出售。没想到儿子迅速逆袭成为光刻机巨头，而老爸摸爬滚打几十年，最终才靠ALD技术站稳脚跟。

说完国外，再来看看国内厂商。在国产CVD设备中，以北方华创、中微公司和拓荆科技为主。其中拓荆科技专精于CVD设备，尤其在PECVD领域实力不俗。华创与中微都是先以刻蚀机起家，再逐步拓展CVD业务的。其实国外头部大厂也是这个思路，刻蚀（减法）与沉积（加法）往往一起做，因为两种技术在反应腔结构、射频电源、低压真空上有诸多相通之处。
学会等离子体刻蚀才做的好等离子体CVD，学会原子层刻蚀才做的好原子层沉积。刻蚀与沉积的技术进步也会推动其他领域的技术发展，比如EUV光刻机的解锁条件之一，就是要使用钼/硅多层结构的超薄膜反射镜，来增强对极紫外光的反射率。

总之，科技越往前沿走，基础学科间的交叉程度就越复杂。未来人类科技能走多远，关键不在于技术的长板有多长，而往往取决于那块短板有多短。
素材来源官方媒体/网络新闻